在設(shè)計(jì)PCB時(shí)，應(yīng)注意以下幾點(diǎn)：

(1) 從減小輻射騷擾的角度出發(fā)，應(yīng)盡量選用多層板，內(nèi)層分別作電源層、地線(xiàn)層，用以降低供電線(xiàn)路阻抗，抑制公共阻抗噪聲，對(duì)信號(hào)線(xiàn)形成均勻的接地面，加大信號(hào)線(xiàn)和接地面間的分布電容，抑制其向空間輻射的能力。

(2) 電源線(xiàn)、地線(xiàn)、PCB走線(xiàn)對(duì)高頻信號(hào)應(yīng)保持低阻抗。在頻率很高的情況下，電源線(xiàn)、地線(xiàn)、或PCB走線(xiàn)都會(huì)成為接收與發(fā)射騷擾的小天線(xiàn)。降低這種騷擾的方法除了加濾波電容外，更值得重視的是減小電源線(xiàn)、地線(xiàn)及其他PCB走線(xiàn)本身的高頻阻抗。因此，各種PCB走線(xiàn)要短而粗，線(xiàn)條要均勻。

(3) 電源線(xiàn)、地線(xiàn)及印制導(dǎo)線(xiàn)在PCB上的排列要恰當(dāng)，盡量做到短而直，以減小信號(hào)線(xiàn)與回線(xiàn)之間所形成的環(huán)路面積。

(4) 時(shí)鐘發(fā)生器盡量靠近到用該時(shí)鐘的器件。

(5) 石英晶體振蕩器外殼要接地。

(6) 用地線(xiàn)將時(shí)鐘區(qū)圈起來(lái)，時(shí)鐘線(xiàn)盡量短。

(7) PCB盡量使用45°折線(xiàn)而不用90°折線(xiàn)布線(xiàn)以減小高頻信號(hào)對(duì)外的發(fā)射與耦合。

(8) 單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地；電源線(xiàn)、地線(xiàn)盡量粗。

(9) I/O驅(qū)動(dòng)電路盡量靠近PCB邊的接插件，讓其盡快離開(kāi)PCB。

(10) 關(guān)鍵的線(xiàn)要盡量粗，并在兩邊加上保護(hù)地。高速線(xiàn)要短而直。

(11) 元件引腳盡量短，去耦電容引腳盡量短，去耦電容最好使用無(wú)引線(xiàn)的貼片電容。

(12) 對(duì)A/D類(lèi)器件，數(shù)字部分與模擬部分地線(xiàn)寧可統(tǒng)一也不要交叉。

(13) 時(shí)鐘、總線(xiàn)、片選信號(hào)要遠(yuǎn)離I/O線(xiàn)和接插件。

(14) 模擬電壓輸入線(xiàn)、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號(hào)線(xiàn)，特別是時(shí)鐘。

(15) 時(shí)鐘線(xiàn)垂直于I/O線(xiàn)比平行I/O線(xiàn)干擾小，時(shí)鐘元件引腳需遠(yuǎn)離I/O電纜。

(16) 石英晶體下面以及對(duì)噪聲敏感的器件下面不要走線(xiàn)。

(17) 弱信號(hào)電路，低頻電路周?chē)灰纬?span style="color:#0000ff;">電流環(huán)路。

(18) 任何信號(hào)都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。