做高速PCB設(shè)計，對于傳輸線都會有阻抗控制的要求，例如單端50歐（±10%），差分100Ω（±10%）等等，對阻抗控制要求高的還會要求到±5%的精度，因為專家們說了，如果阻抗不匹配或者阻抗不連續(xù)，會造成信號反射，帶來信號完整性問題。

 

既然阻抗不匹配或者阻抗不連續(xù)會造成信號完整性問題，那是否我們只要在做PCB Layout前，計算出能夠精確匹配目標特性阻抗的PCB疊層和對應(yīng)的線寬、線距，并嚴格按照該線寬和線距來布高速信號線，然后將該PCB制板文件提交給板廠，PCB板廠就能制作出完全匹配特性阻抗控制要求的PCB？

 

你按照目標特性阻抗要求，精心計算了對應(yīng)的線寬線距和層疊結(jié)構(gòu)，并嚴格按照該線寬要求來布線，將制板要求和制板文件發(fā)給板廠，結(jié)果卻還是有差距，需要調(diào)整……

因為你的疊層結(jié)構(gòu)和要求控制的阻抗線寬、線距到了板廠那里，板廠還需要進行重新計算并結(jié)合自身的材料和工藝情況進行補償和調(diào)整，即使是已經(jīng)量程并驗證過的PCB，如果換了新的板廠生產(chǎn)，也可能面臨著需要進行線寬、線距和層疊結(jié)構(gòu)的調(diào)整。

 

主要有以下幾種因素導致產(chǎn)生阻抗差異：

1、特性阻抗計算差異 

你的阻抗計算軟件最好得跟板廠的阻抗計算軟件保持一致，這就避免了計算軟件不同而造成的結(jié)果偏差，現(xiàn)在國內(nèi)大多數(shù)板廠用的都是polar，大家可以跳轉(zhuǎn)過去裝polar si9000來算阻抗。

其次，你的所有計算參數(shù)都是基于理想的數(shù)值來計算的，沒有考慮殘銅率（這個會影響壓合后的介質(zhì)層厚度），不同批次的板材的介電常數(shù)偏差，PCB壓合工藝偏差等影響最終特性阻抗的因素。

 

2、共面波導特性阻抗–Polar 9000 

即使你能夠通過軟件計算出特性阻抗完全符合50Ω的線寬并嚴格按照該線寬值來Layout，但是到了板廠那里，由于工藝和板材差異影響，最終特性阻抗達到±5%的精度，這已經(jīng)算是比較高的了。由于工藝的不同，不同的板廠對PCB特性阻抗的調(diào)整和補償也是不同的，即使是同一款已經(jīng)量產(chǎn)確認過的PCB，換了不同板廠之后，板廠還是會對PCB線寬或介質(zhì)層厚度進行微調(diào)。

板廠一般會根據(jù)PCB的個性化設(shè)計、實際生產(chǎn)中的參數(shù)影響和豐富的設(shè)計經(jīng)驗，對阻抗理論值進行精確計算和微調(diào)，確保滿足PCB的阻抗控制要求。板廠的阻抗理論計算值要比我們要求控制的值小些，比如我們要求單端控50Ω，他按照48Ω來算出線寬要求，然后在生產(chǎn)的時候進行補償和控制，最終的成品阻抗值才能符合我們的要求。

 

精確控制阻抗不是我們Layout的事情，而是板廠的事情，只要板廠能夠確保生產(chǎn)出的PCB能夠滿足阻抗特性要求就OK了。為了降低生產(chǎn)成本，如果信號要求阻抗偏差符合±10%，那我們就沒必要要求板廠按照±5%來生產(chǎn)，造成沒必要的成本增加。

為什么大多數(shù)datasheet上要求的都是控制在±10%，那是根據(jù)板廠的現(xiàn)行工藝能力和成本，結(jié)合IC對阻抗特性偏差的容忍度進行綜合的數(shù)值，也許隨著PCB制板工藝的提高，通信速率的增加，以后對特性阻抗的控制偏差為±3%或者±1%那都不是事。

 

我們Layout時只需跟板廠溝通好，把相應(yīng)的層疊結(jié)構(gòu)、所需板材、需要控制的特性阻抗告訴板廠，然后按照板廠給出的建議線寬線距來Layout就行了。

在進行Layout時，通過阻抗計算軟件進行理論值的初步計算，大致判斷是否滿足阻抗要求給板廠預(yù)留一些微調(diào)的空間，剩下的阻抗控制事情那是板廠解決就行了。