在電子設(shè)備制造中，高速信號(hào)的處理成為PCB設(shè)計(jì)的關(guān)鍵。高速信號(hào)通常指頻率范圍從50 MHz到3 GHz的信號(hào)，例如時(shí)鐘信號(hào)。在實(shí)際應(yīng)用中，時(shí)鐘信號(hào)并非理想的方波，而是具有上升和下降時(shí)間的梯形波。這些高頻信號(hào)在傳輸過(guò)程中容易出現(xiàn)失真，影響系統(tǒng)的整體性能。因此，保證信號(hào)完整性在高速PCB設(shè)計(jì)中至關(guān)重要。
什么是高速信號(hào)？
高速信號(hào)通常指頻率范圍從50 MHz到3 GHz的信號(hào)，如時(shí)鐘信號(hào)。盡管理想情況下時(shí)鐘信號(hào)是方波，但實(shí)際中由于上升和下降時(shí)間的存在，時(shí)鐘信號(hào)在時(shí)域中呈現(xiàn)梯形波形，而在頻域中，其高頻諧波的幅度取決于上升和下降時(shí)間。
為什么高頻會(huì)出現(xiàn)信號(hào)失真？
在低頻（>1kHz）下，信號(hào)保持在數(shù)據(jù)特征限制范圍內(nèi)。當(dāng)速度增加時(shí)，高頻率的影響開(kāi)始顯現(xiàn)，導(dǎo)致振鈴、串?dāng)_、反射、接地反彈和阻抗不匹配問(wèn)題。這些問(wèn)題不僅影響系統(tǒng)的數(shù)字特征，還會(huì)影響模擬特征，進(jìn)而影響I/O接口和內(nèi)存接口的數(shù)據(jù)速率。通過(guò)PCB設(shè)計(jì)和有效的布局布線(xiàn)，可以避免這些問(wèn)題。
保證高速PCB設(shè)計(jì)中信號(hào)完整性的7個(gè)措施
1. 阻抗控制
影響阻抗控制的三個(gè)因素是基板材料、走線(xiàn)寬度和走線(xiàn)距地/電源層的高度。高頻信號(hào)傳輸時(shí)，走線(xiàn)的電感和電容開(kāi)始影響性能，過(guò)孔存根和走線(xiàn)缺陷導(dǎo)致的阻抗不匹配會(huì)引起信號(hào)失真。
常見(jiàn)的終端方案：
- 并聯(lián)終端方案：終端電阻（RT）等于線(xiàn)路阻抗，盡可能靠近負(fù)載放置。
- 戴維南終端方案：將終端電阻分成兩個(gè)獨(dú)立電阻，減少總電流。
- 有源并聯(lián)終端：將終端電阻放置在偏置電壓的路徑上。
- 串聯(lián)-RC并聯(lián)終端：電阻和電容組合充當(dāng)終端阻抗。
- 串聯(lián)終端：匹配信號(hào)源端的阻抗，減少二次反射。
- 差分對(duì)端接：在接收端的信號(hào)之間需要一個(gè)終端電阻，必須匹配差分負(fù)載阻抗。
2. 防止傳輸損耗
- 介電吸收：高頻介質(zhì)中的信號(hào)使PCB介電材料吸收信號(hào)能量，降低信號(hào)強(qiáng)度。
- 集膚效應(yīng)：高頻信號(hào)生成的波形在高頻時(shí)引發(fā)感抗增加，導(dǎo)致信號(hào)強(qiáng)度衰減。
3. 防止串?dāng)_
串?dāng)_是由于電流通過(guò)電線(xiàn)時(shí)在附近產(chǎn)生磁場(chǎng)而導(dǎo)致的信號(hào)能量交叉耦合。可以通過(guò)以下措施減少串?dāng)_：
- 走線(xiàn)間距：兩條走線(xiàn)的中心間距至少是走線(xiàn)寬度的3倍。
- 接地層的放置：在不同層之間放置固體接地層。
- 低介電常數(shù)材料：通過(guò)降低走線(xiàn)之間的互電容/雜散電容來(lái)減少串?dāng)_。
4. 避免直角走線(xiàn)和注意過(guò)孔位置
直角走線(xiàn)增加拐角區(qū)域的電容值，導(dǎo)致特性阻抗變化，引起反射。通過(guò)用兩個(gè)45°角代替直角彎曲可以減少反射。過(guò)孔位置也會(huì)影響信號(hào)完整性，應(yīng)盡量減少走線(xiàn)長(zhǎng)度，避免不同走線(xiàn)中的過(guò)孔。
5. 不同走線(xiàn)
- 正交布線(xiàn)：在不同層上引導(dǎo)信號(hào)，最小化耦合區(qū)域。
- 短平行走線(xiàn)：減少信號(hào)之間的并行長(zhǎng)度。
6. 避免接地反彈
數(shù)字電路需要快速開(kāi)關(guān)時(shí)間，在“0”和“1”信號(hào)電平之間切換時(shí)會(huì)產(chǎn)生地彈，可以通過(guò)以下方法減少地彈：
- 引腳轉(zhuǎn)換率控制：減慢驅(qū)動(dòng)器的速度，降低跳動(dòng)率。
- 多電源和接地引腳：防止靠近接地引腳位置的開(kāi)關(guān)效應(yīng)。
7. 降低EMI
電磁干擾（EMI）影響系統(tǒng)的EMI/EMC性能?？梢酝ㄟ^(guò)以下措施減少EMI：
- 低電感元件：使用具體低ESR和有效串聯(lián)電感（ESL）的表面貼裝電容。
- 固體接地平面：在電源信號(hào)平面旁邊使用實(shí)心接地平面。
其他建議
- 確定最高頻率網(wǎng)絡(luò)并計(jì)算系統(tǒng)中最快上升時(shí)間。
- 檢查接收器和電源的輸入和輸出電氣規(guī)格。
- 考慮走線(xiàn)上受控阻抗值、端接和傳播延遲。
- 在帶線(xiàn)和帶狀線(xiàn)路由技術(shù)之間進(jìn)行選擇。
- 考慮不同電源電壓的數(shù)量。
- 為發(fā)射器路徑、接收器路徑、模擬信號(hào)、數(shù)字信號(hào)等功能創(chuàng)建圖表。
- 確定兩個(gè)獨(dú)立功能組之間的連接，考慮返回電流和其他走線(xiàn)的串?dāng)_。
- 考慮空間寬度間隙。
- 確定最小鉆孔和過(guò)孔要求，評(píng)估盲孔和埋孔的可行性。
通過(guò)這些措施，設(shè)計(jì)人員可以在高速PCB設(shè)計(jì)中有效保證信號(hào)完整性，提高系統(tǒng)性能和可靠性。
深圳宏力捷推薦服務(wù)：PCB設(shè)計(jì)打樣 | PCB抄板打樣 | PCB打樣&批量生產(chǎn) | PCBA代工代料
簡(jiǎn)體中文
English
